

Reti Logiche 2

Prof. Roberto Passerone, Dr. Alessandro Tontini

5 febbraio 2019

Si risponda a tutte le domande proposte. I punti assegnati a ciascuna domanda sono indicativi.

1 VHDL

- **Contatore sincrono in VHDL (6 pts):** Si sviluppi il codice VHDL dell'entità e dell'architettura di un contatore binario sincrono a 4 bit, in grado di contare in avanti e all'indietro, con clock, reset asincrono, inizializzazione sincrona, count enable, ingresso che indichi la direzione di conteggio (**up**: se 0 conta all'indietro, se 1 conta in avanti), uscita parallela del conteggio ed uscita di terminal count.
- **Stili di descrizione in VHDL (6 pts):** Si descrivano le principali differenze tra lo stile di descrizione dataflow (a equazioni) e quello comportamentale (a processi) in VHDL. In particolare, si abbia cura di indicare quando le equazioni vengono valutate e quando viene eseguito un processo, quando avviene l'assegnazione, e la differenza tra segnali e variabili. Infine, si scriva il codice VHDL di un multiplexer usando entrambi gli stili (una entità e due architetture).

2 Elettronica

- **Circuito con diodi (7 pts):** Si consideri il circuito di una porta AND con diodi mostrato in Figura 1. Si calcoli il valore della tensione di uscita V_Y e della corrente I_L che scorre nella resistenza R_L nei seguenti casi:

$V_A = 0,$	$V_B = 0$	$V_Y = ?, I_L = ?$
$V_A = 5,$	$V_B = 0$	$V_Y = ?, I_L = ?$
$V_A = 5,$	$V_B = 5$	$V_Y = ?, I_L = ?$

Si utilizzi il modello del diodo per piccole tensioni, assumendo una caduta in conduzione di 0.7 V. I valori delle resistenze sono $R = 100\Omega$, $R_L = 1000\Omega$.

- **Potenza dinamica in porta CMOS (7 pts):** Si derivi l'espressione della potenza dinamica dissipata da una porta logica CMOS che carica e scarica una capacità C . Si indichi con f la frequenza del clock, e con V_{DD} la tensione di alimentazione. Si trascuri la corrente di corto circuito. Si discutano quindi i compromessi tra consumi e prestazioni in base ai parametri che compaiono nella formula.

3 FPGA

- **Tecnologie per FPGA (4 pts):** Si descrivano brevemente le tecnologie per la realizzazione di memorie ROM basate su fusibili, antifusibili, EPROM ed EEPROM, mostrando i rispettivi circuiti per la singola cella di memoria. Evidenziare vantaggi e svantaggi.




Figure 1: Circuito porta AND con diodi